多乐保皇游戏:

  环形计数器是运用移位寄存器构成的时序逻辑电路。依据时钟脉冲，相同的数据在计数器中循环。

  现在，环形计数器有两品种型，即一般环形计数器和约翰逊计数器(Johnson counter)，本文就环形计数器品种、作业原理及运用特性进行简略的介绍。

  4位环形计数器是触发器的级联衔接，其间最终一个触发器的输出衔接到榜首个触发器的输入。在环形计数器中，假如任何阶段的输出为1，则其提示为0。环形计数器在整个电路中传输相同的输出。

  这意味着假如榜首个触发器的输出为1，则将其转移到下一级，即第二个触发器。经过将输出转移到下一级，榜首个触发器的输出变为0。这样的一个进程将继续到环形计数器的一切级。假如在环形计数器中运用n个触发器，“1”每n个时钟周期循环一次。

  在这里，运用D触发器规划了环形计数器。这是一个Mod 4环形计数器，它有4个串联的D触发器。时钟信号被施加到每个触发器的时钟输入，一起RESET脉冲被施加到一切触发器的CLR输入。

  开端，环形计数器中的一切触发器经过运用CLEAR信号复位为0。在运用时钟脉冲之前，将PRESET脉冲运用到触发器，触发器将值“1”分配给环形计数器电路。关于每个时钟信号，数据在环形计数器的一切4个触发器级之间循环。

  这种4级环形计数器称为Mod 4环形计数器或4位环形计数器。为了在环形计数器中正确循环数据，必须向计数器加载所需的值，例如全0或全1。

  众所周知，环形计数器相似于串联的移位寄存器。下图显现了四级触发器作为咱们的移位寄存器的并行串行，数据输入为Da、Db、Dc和Dd。

  经过传递复位信号，触发器开端处于复位状况。当PRESET运用于环形计数器时，电路的输入变为1。该输入衔接到该系列中的榜首个触发器，因而触发器QA设置为1，其他触发器的一切其他输出将为低电平。

  假如将触发器“A”的数据输入设为低电平，则数据脉冲为010。然后关于第二个时钟信号，榜首个触发器的输出将再次发生显着的改动，然后是“B”的输出 会变高。这在某种程度上预示着数据脉冲001呈现。

  这样，跟着榜首个触发器的时钟信号和输入发生显着的改动，其他触发器的输出也会发生显着的改动。因为最终一个触发器的输出串联衔接到榜首个触发器的输入，数据序列在环形计数器中旋转或循环。

  当CLEAR输入CLR=0时，一切触发器都设置为1。当CLEAR输入CLR=1时，环形计数器开端运转。关于一个时钟信号，计数器开端运转。鄙人一个时钟信号上，计数器再次重置为0000。环形计数器有4个序列：0001、0010、0100、1000。

  4位环形计数器的时序图将解说时钟信号改动了计数器每一级的输出，因而CLK信号将协助数据从一个触发器循环到另一个触发器。因为4位环形计数器(4级或4个触发器)在一个时钟信号内循环预设数字，每个触发器的输出频率是主时钟频率的1/4。

  4位环形计数器的状况图如上图所示，它标明关于一个时钟信号，预设数字(在这样的一种情况下，预设数字为1)的方位正在从LSB改动为MSB。

  别的，4位环形计数器长处是，可以正常的运用D和JK触发器来完成，它是一个自解码电路。但其缺陷是，15个状况中只要4个是有用状况。

  约翰逊计数器是环形计数器的改进型。在这种情况下，最终一级触发器的反相输出衔接到榜首个触发器的输入。若运用n触发器来规划约翰逊计数器，则称为 2n位 约翰逊计数器或Mod 2n约翰逊计数器。

  这是约翰逊计数器的一个优势，它只需要环形计数器运用的触发器数量的一半，即可规划相同的Mod。

  4位环形计数器和约翰逊计数器的首要不同之处在于，在4位环形计数器中，将最终一个触发器的输出直接衔接到榜首个触发器的输入。但是在约翰逊计数器中，将最终一级的反相输出衔接到榜首级输入。

  约翰逊计数器也称为Twisted Ring Counter，带有反应功用。在约翰逊计数器中，榜首个触发器的输入与最终一个触发器的反相输出相连。约翰逊计数器的规划方法克服了环形计数器的局限性，首要是减少了规划电路所需的触发器数量。

  与环形计数器相似，约翰逊计数器中的时钟信号一起衔接到每个触发器的时钟输入。

  用D触发器规划的约翰逊计数器如下图所示，它有四个阶段，即四个触发器串联或级联。开端零/空值被馈送到约翰逊计数器，在施加时钟信号时，输出将顺次变为“1000”、“1100”、“1110”、“111”、“0111”、“0011”、”0001“、”0000“，该序列将重复用于下一个时钟信号。

  约翰逊计数器经过传递四个0和四个1发生一个特别方式，因而它经过向上计数发生一个特定方式。

  上面状况图标明数据如安在每个时钟脉冲中从一个触发器传输到另一个触发器。4级约翰逊环形计数器经过改动反应衔接用作分频器，所以它们也可以用作分频器电路。

  约翰逊计数器的时序图将解说时钟信号改动计数器每一级的输出，使CLK信号协助数据从一个触发器循环到另一个触发器。

  当CLR=0时，触发器的一切输出和输入都预设为0(清零)，但最右边FF的数据输入设置为1。

  当CLR=1时，约翰逊计数器开端运转。在每个时钟沿，最终一个触发器 (1) 的输出左移到第三个触发器。因为榜首个触发器衔接到串行输入即1，因而第三个触发器的输入为1。

  鄙人一个循环中，QA=0，因而0在后半个循环中以环形方式旋转。约翰逊计数器有8个序列：0001、0011、0111、1111、1110、1100、1000和0000。

  约翰逊计数器的长处是，它比环形计数器有更多的输出。约翰逊计数器的缺陷是，15个状况中只要8个可以被运用。

  可用于经过将AND&OR逻辑门衔接到环形计数器电路来检测一组信息中的各种数值或各种方式。

  2级、3级和4级环形计数器用于分频电路，别离作为2分频、3分频和4分频电路。

  5级约翰逊计数器电路一般用作同步十进制 (BCD) 计数器，也用作分频器电路。

  2级约翰逊计数器也称为“正交振荡器”，用于发生4级独自输出，这些输出互相异相90°。该正交发生器用于发生4相守时信号。

  简略来说，环形计数器是由一个移位寄存器和一个组合反应逻辑电路闭环构成，反应电路的输出接向移位寄存器的串行输入端，反应电路的输入端依据移位寄存器计数器类型的不同，可接向移位寄存器的串行输出端或某些触发器的输出端。

  常见的环形计数器有4位环形计数器和翰逊计数器两种，其运用也是十分的广泛，可运用于多种电子电路傍边。